Ersa DfM
Qualität von Anfang an!
Designmerkmale im Entwicklungsprozess elektronischer Baugruppen ermöglichen sichere Herstellungsprozesse
Das Fundament für zuverlässige elektronische Systeme wird mit der Konstruktion und Produktion der Leiterplatten gelegt. Unter diesem Motto fand am 04. und 05. Juni in der Ersa Zentrale in Wertheim das zweite Technologieseminar „Design for Manufacturing“ statt. Nach dem großen Erfolg im vergangenen Jahr begrüßte Jürgen Friedrich, Leiter Anwendungstechnik bei Ersa, zur 2019er Veranstaltung 46 Teilnehmer aus Deutschland, Österreich und der Schweiz.
Im einführenden Vortrag stellte er an Praxis-Beispielen die vielfältigen Einflussgrößen dar, von denen Qualität und Zuverlässigkeit elektronischer Baugruppen im Herstellungsprozess abhängen. Der Bogen war dabei gespannt vom Leiterplattendesign über unterschiedliche Spezifikationen der Bauteile, die vielfältigen Lötprozessen bis hin zum Fachwissen der Mitarbeiter, welche die Fertigungsanlagen bedienen und programmieren. Die rasch fortschreitende Digitalisierung nahezu aller Bereiche unseres täglichen Wirkens basiert auf elektronischen Systemen und Assistenten. Zunehmend greifen diese Systeme direkt in unser Leben ein, um diese zu schützen – wie etwa aktuelle Entwicklungstrends der Automobilindustrie zeigen. Hierzu bedarf es einer 100%igen Funktionsintegrität, da Fehlfunktionen unter allen denkbaren Betriebsbedingungen nicht tolerierbar sind.
Zu den fundamentalen Herausforderungen der Leiterplatten-Technologie und der CAD-Konstruktion referierte Arnold Wiemers, Technischer Direktor der Berliner Leiterplatten Akademie. In seinen Vorträgen ging er detailliert ein auf Themen wie CAD-Layout und -Bibliotheken, Eigenschaften von Basismaterialien, Besonderheiten beim Ätzen der Kupferstrukturen, Aufbau von Multilayer-Leiterplatten und Gestaltung von LP-Nutzen. Seine Ausführungen zu den UL-Solder-Limits zeigten, dass diese zwar technologisch sinnvoll, in der Praxis aber oft schwer realisierbar sind.
Die Trends in der Miniaturisierung von SMT-Bauteilen sowie Besonderheiten der Verarbeitung neuer Bauformen war das einführende Thema von Helge Schimanski, Gruppenleiter am Fraunhofer ISIT, Itzehoe. Seine weiteren Vorträge waren geprägt von Themen rund um die Anforderungen an die Leiterplatten für diese neuen Bauformen und deren Lotpastendruck. Betrachtungen zur Zuverlässigkeit von Lötstellen sowie ein spannender Vortrag zu Grenzen und Möglichkeiten verschiedener Prüfmethoden rundeten seine Ausführungen ab.
Die Komplexität der Vernetzung und Überwachung einer Fertigungslinie war Inhalt des Vortrages von Hans-Jürgen Lütter, Geschäftsführer der ANS answer elektronik Service- & Vertriebs GmbH. Das Ziel einer umfassenden Vernetzung ist neben der zentralen Kontrolle von Prozessparametern, um beim Auftreten von Unregelmäßigkeiten unmittelbar reagieren zu können, auch die Dokumentation der Einzelprozesse im Fokus der Kunden. Weiteres Thema war die Optimierung des Durchsatzes von Fertigungslinien mit häufigen
Produktwechseln bzw. kleinen Batchgrößen.
Lötwärmebedarf abhängig vom LP-Layout
Abschließend standen die Lötprozesse im Mittelpunkt, sind sie doch der zentrale Prozessschritt, der Leiterplatten und Bauteile zuverlässig verbinden muss. Jürgen Friedrich zeigte auf, wie der Lötwärmebedarf einer Lötstelle direkt vom Layout der Leiterplatte abhängig ist. An Beispielen aus der täglichen THT- und SMT-Praxis zeigte er auf, dass sich die thermische Belastung einer Baugruppe bei Mehrfachlötprozessen reduzieren lässt. Dadurch werden Baugruppen im Herstellungsprozess einem geringeren thermischen Stress ausgesetzt, was sich wiederum direkt positiv auf deren Qualität und Zuverlässigkeit auswirkt.
Zum Ende des Technologieseminars wurde deutlich, welches Potenzial im Themenbereich „Design for Manufacturing“ steckt – die hohe Zahl an zufriedenen Teilnehmern und durchweg positive Beurteilungen unterstreichen diese Annahme.